|
|
Микропроцессорный комплект К1810 предназначен для построения как простейших одноплатных микроЭВМ так и мощных мультипроцессорных устройств в системах управления технологическими процессами и обработки сигналов [15]. Ядром этого МПК явился МП I-8086, разработанный в 1978 г. Этот МП явился мощным средством для создания ПЭВМ. Однако он вполне может быть использован и для разработки МК.
Состав МПК 1810 [9]:
- К1810ВМ86 – микропроцессор;
- К1810ВМ87 – сопроцессор для реализации операций с
плавающей запятой;
- К1810ВМ88 – 8-разрядный микропроцессор;
- К1810ГФ84 – тактовый генератор;
- К1810ВН59 – контроллер прерываний;
- К1810ВГ88 – контроллер шин.
Технические характеристики МП К1810ВМ86
Технические характеристики К1810ВМ86 следующие [9,15]:
- ШД – 16 разрядов;
- ША – 20 разрядов;
- адресное пространство – 220 = 1Мбайт;
- программно-доступные регистры – 12
(AX, BX, DX, CX, BP, SI, DI, IP, CS, SS, DS, ES);
- память – сегментированная по 64 кбайта;
- длина команды – переменная от 1-го до 6-ти байт;
- максимальная тактовая частота fТ = 5 МГц;
- используется 40-выводный корпус.
Особенности МП К1810ВМ86:
- расширенная система адресации – 24 способа;
- наличие команд умножения, деления и последовательности байтов и
слов;
- наличие шести регистров очереди – прообраз КЭШ-памяти. Регистры
очереди запол¬няются следующей командой. Заполнение регистров
очереди происходит одновременно с вы¬полнением предыдущей
команды;
- развитая система прерываний, используется 256 запросов на прерывание;
- имеются аппаратные средства для реализации многопроцессорной
системы.
По организации памяти МП К1810ВМ86 является машиной фон-Неймановского типа, так как память данных и память команд находятся в едином адресном пространстве. Кроме того, МП К1810ВМ86 относится к ВС с программным управлением, при котором необходим дешифратор команд.
Физический адрес
МП К1804 имеет 20-разрядную ША, которая обеспечивает адресное пространство в 1 Мбайт. Адрес на ША МП называется физическим адресом.
В МП широко используются различные способы косвенной адресации, когда источником адреса служат индексные и базовые 16-разрядные регистры. В этом случае говорят об исполнительном ( или логическом) адресе - EA. Исполнительный адрес можно определить как адрес в пределах страницы памяти, номер которой определен сегментным регистром.
Каким же образом формируется 20-разрядный физический адрес из 16-разрядного исполнительного адреса? На рисунке 3.4.1 представлена схема формирования физического адреса, принятая для МП К1810ВМ86.
Формирование физического адреса
Для формирования физического адреса выполняется суммирование исполнительного адреса с содержимым сегментного регистра, сдвинутого на 4 разряда влево.
Исполнительный адрес формируется с помощью комбинации содержимого нескольких (до двух) регистров и с помощью прямого адресного смещения, указанного в команде. Например, исполнительный адрес в команде MOV AX, [BX+SI+159] формируется из двух регистров и дополнительного прямого смещения (рисунок 3.4.2).
Формирование исполнительного адреса
При проектировании МК необходимо учесть, что пуск МП К1810ВМ86 после снятия сигнала сброса SR выполняется с физического адреса FFFFOh. Этот адрес получается в результате суммирования по схеме, представленной на рисунке 3.4.1, и с учетом того, что в сегментный регистр загружается код FFFFh, а регистр адреса в пределах текущего сегмента IP формирует код 0000h.
Организация внешней памяти
Память в МП, разрабатываемых фирмой Intel, организована побайтно. Даже в МП последнего поколения типа Pentium при 64-разрядной ШД память все равно организована побайтно. Для реализации возможностей, которые открывают ШД более одного байта во всех МП этой архитектуры предусмотрено чтение кодов из памяти словами. Напомним, что слово – это основной формат шины данных рассматриваемой вычислительной системы. Для МП К1810ВМ86 слово – это 16 разрядов, то есть два байта. Поэтому, наряду с режимами побайтного обращения к внешней памяти в этом МП предусмотрен режим чтения-записи слова
Режим чтения-записи слова
Организация внешней памяти
Для возможности обращения по словам и по байтам память разделена на 2 банка с четными и нечетными адресами, причем ячейки с четными адресами подключаются к младшему байту ШД, а с нечетными – к старшему. Для выбора соответствующего банка памяти используется сигнал BHE совместно с разрядом ША0. Таким образом при проектировании МК необходимо два ПЗУ и два ОЗУ. Сигнал выбора банка памяти должен учитывать таблицу приведенную выше и общий сигнал разрешения выбора памяти – ПЗУ или ОЗУ.
|
|
Микропроцессор и типы архитектур контроллеров на основе микропроцессоров
Микропроцессорный комплект серии 1821
Система команд, способы адресации операндов для МП КР1821ВМ85
Этапы проектирования контроллера на базе 8-разрядного микропроцессора
Микропроцессор К1810ВМ86
Система команд, способы адресации операндов для МП К1810ВМ86.
Однокристальные микроЭВМ К1816ВЕ48. Назначение, технические характеристики, основные устройства, входящие в ОМЭВМ, система команд, организация памяти.
Однокристальная микроЭВМ К1816ВЕ51. Назначение, технические характеристики, основные устройства, входящие в ОМЭВМ, система команд организация аналого-цифрового преобразования.
!
|
!
|
|
|